您当前位置：辽宁省自考网 > 工学类> 2019年自考微型计算机及其接口技术章节知识点总结> 浏览文章

2019年自考微型计算机及其接口技术章节知识点总结

发布日期：2019-07-25 10:07:15 编辑整理：辽宁省自考网 【字体：大 中 小】

第1章 微型计算机概论

微处理器——由运算器、控制器、寄存器阵列组成

微型计算机——以微处理器为基础，配以内存以及输入输出接口电路和相应的辅助电路而构成的裸机

微型计算机系统——由微型计算机配以相应的外围设备及其它软件而构成的系统

单片机——又称为“微控制器”和“嵌入式计算机”，是单片微型计算机

单板机——属于计算机系统

总线——是CPU、内存、I/O接口之间相互交换信息的公共通路，由数据总线(双向)、地址总线和控制总线组成

微机系统中的三种总线：

1. 片总线，元件级总线

2. 内总线(I-BUS)，系统总线

3. 外总线(E-BUS)，通信总线


第二章 80X86处理器

8086CPU两个独立的功能部件：

1. 执行部件(EU)，由通用计算器、运算器和EU控制系统等组成，EU从BIU的指令队列获得指令并执行

2. 总线接口部件(BIU)，由段寄存器、指令指针、地址形成逻辑、总线控制逻辑和指令队列等组成，负责从内存中取指令和取操作数

8086CPU的两种工作方式：

1. 最小方式，MN/MX接+5V(MX为低电平)，用于构成小型单处理机系统

支持系统工作的器件：

(1) 时钟发生器，8284A

(2) 总线锁存器，74LS373

(3) 总线收发器，74LS245

控制信号由CPU提供

2. 最大方式，MN/MX接地(MX为低电平)，用于构成多处理机和协处理机系统

支持系统工作的器件：

(1) 时钟发生器，8284A

(2) 总线锁存器，74LS373

(3) 总线收发器，74LS245

(4) 总线控制芯片，8288

控制信号由8288提供

指令周期、总线周期、时钟周期的概念及其相互关系：

1. 执行一条指令所需要的时间称为指令周期

2. 一个CPU同外部设备和内存储器之间进行信息交换过程所需要的时间称为总线周期

3. 时钟脉冲的重复周期称为时钟周期

4. 一个指令周期由若干个总线周期组成，一个总线周期又由若干个时钟周期组成

5. 8086CPU的总线周期至少由4个时钟周期组成

6. 总线周期完成一次数据传输包括：传送地址，传送数据

等待周期——在等待周期期间，总线上的状态一直保持不变

空闲周期——总线上无数据传输操作

MMX——多媒体扩展

SEC——单边接口，PENTIUM2的封装技术

SSE——数据流单指令多数据扩展，PENTIUM3的指令集

乱序执行——不完全按程序规定的指令顺序执行(PENTIUM PRO)

推测执行——遇到转移指令时，不等结果出来便先推测可能往哪里转移以便提前执行(PENTIUM PRO)

8086CPU逻辑地址与物理地址的关系：

1. CPU与存储器交换信息，使用20位物理地址

2. 程序中所涉及的都是16位逻辑地址

3. 物理地址 == 段基值 * 16 + 偏移地址

4. 20条地址线 == 1M，(00000H ~ FFFFFH);16条数据线 == 64K，(0000H ~ FFFFH)

5. 段起始地址必须能被16整除

8086的结构，各引脚功能，全部要掌握 (教科书 P14 ~ P18)

复位(RESET)时CPU内寄存器状态：

1. PSW(FR)、IP、DS、SS、ES清零

2. CS置FFFFH

3. 指令队列变空

8086CPU外部总线16位，8088CPU外部总线8位

80286CPU：

1. 16位CPU

2. 两种工作方式：

(1) 实地址方式，使用20条地址线，兼容8086全部功能

(2) 保护虚地址方式，使用24条地址线，有16M的寻址能力

80386CPU：

1. 32位CPU

2. 数据线32位

3. 地址线32位，直接寻址4GB

4. 内部寄存器32位

5. 三种存储器地址空间：逻辑地址，线性地址，物理地址

6. 三种工作方式：实方式，保护方式，虚拟8086方式

80486CPU：

1. 采用RISC

2. 集成FPU和CACHE
 

第三章 存储器及其接口

半导体存储器分类：

1. 随机存取存储器，RAM

(1) 静态RAM，SRAM (HM6116，2K * 8)

(2) 动态RAM，DRAM，需要刷新电路 (2164，64K * 1)

2. 只读存储器，ROM

(1) PROM，可编程ROM，一次性写入ROM

(2) EPROM，可擦除可编程ROM (INTEL2732A，4K * 8)

(3) EEPROM，电可擦除可编程ROM

半导体存储器的性能指标：

1. 存储容量

2. 存取速度 (用两个时间参数表示：存取时间，存取周期)

3. 可靠性

4. 性能/价格比

内存条及其特点：

内存条是一个以小型板卡形式出现的存储器产品，它的特点是：安装容易，便于用户进行更换，也便于扩充内存容量

HM6116、2164、INTEL2732A的外特性 (教科书 P50 ~ P53)

INTEL2732A的6种工作方式：

1. 读

2. 输出禁止

3. 待用

4. 编程

5. 编程禁止

6. INTEL标识符

实现片选控制的三种方法：

1. 全译码

2. 部分译码 (可能会产生地址重叠)

3. 线选法

地址重叠——多个地址指向同一存储单元

存储器芯片同CPU连接时应注意的问题：

1. CPU总线的负载能力问题

2. CPU的时序同存储器芯片的存取速度的配合问题

16位微机系统中，内存储器芯片的奇偶分体：

1. 1M字节分成两个512K字节 (偶存储体，奇存储体)

2. 偶存储体同低8位数据总线(D7 ~ D0)相连接，奇存储体同高8位数据总线(D15 ~ D8)相连接

3. CPU的地址总线A19 ~ A1同两个存储体中的地址线A18 ~ A0相连接，CPU地址总线的最低位A0和BHE(低电平)用来选择存储体

4. 要访问的16位字的低8位字节存放在偶存储体中，称为对准字，访存只需要一个总线周期;要访问的16位字的低8位字节存放在奇存储体中，称为未对准字，访存需要两个总线周期

5. 8088CPU数据总线是8位，若进行字操作，则需要两个总线周期，第一个周期访问低位，第二个周期访问高位

存储器的字位扩展，考试必考 (教科书 P71 习题2、习题6)

74LS138的综合应用必须熟练掌握，考试必考： (教科书 P55 ~ P58; P71 ~ P72 习题7、习题8; P231 第五2题)

1. 存储器芯片的地址范围

2. 地址线的连接 (片内地址，片外地址)

3. 数据线的连接

4. 控制线的连接 (片选信号CE，写信号WE，输出信号OE等，以上信号都为低电平)
 

第4章 输入输出与中断

I/O接口——把外围设备同微型计算机连接起来实现数据传送的控制电路称为“外设接口电路”，即I/O接口

I/O端口——I/O接口中可以由CPU进行读或写的寄存器被称为“端口”

外设接口与CPU的信息传送：

1. 外设接口通过微机总线(片总线、内总线、外总线)与CPU连接

2. CPU同外设接****换的三种信息：

(1) 数据信息，包括数字量、模拟量和开关量

(2) 状态信息，表示外设当前所处的工作状态

(3) 控制信息用于控制外设接口的工作

3. 数据信息、状态信息、控制信息都是通过数据总线来传送的

I/O端口的编址方式及其特点：

1. 独立编址(专用的I/O端口编址)——存储器和I/O端口在两个独立的地址空间中

(1) 优点：I/O端口的地址码较短，译码电路简单，存储器同I/O端口的操作指令不同，程序比较清晰;存储器和I/O端口的控制结构相互独立，可以分别设计

(2) 缺点：需要有专用的I/O指令，程序设计的灵活性较差

2. 统一编址(存储器映像编址)——存储器和I/O端口共用统一的地址空间，当一个地址空间分配给I/O端口以后，存储器就不能再占有这一部分的地址空间

(1) 优点：不需要专用的I/O指令，任何对存储器数据进行操作的指令都可用于I/O端口的数据操作，程序设计比较灵活;由于I/O端口的地址空间是内存空间的一部分，这样，I/O端口的地址空间可大可小，从而使外设的数量几乎不受限制

(2) 缺点：I/O端口占用了内存空间的一部分，影响了系统的内存容量;访问I/O端口也要同访问内存一样，由于内存地址较长，导致执行时间增加

微机系统中，数据传送的控制方式：

1. 程序控制方式，以CPU为中心，数据传送的控制来自CPU，通过预先编制好的程序实现数据的传送

2. DMA方式，直接存储器访问，不需要CPU干预，也不需要软件介入的高速传送方式

程序控制传送方式分为三种：

1. 无条件传送方式，又称“同步传送方式”，用于外设的定时是固定的而且是已知的场合，外设必须在微处理器限定的指令时间内准备就绪，并完成数据的接收或发送

2. 查询传送方式，当CPU同外设工作不同步时，为保证数据传送的正确而提出的，CPU必须先对外设进行状态检测，若外设已“准备好”，才进行数据传送

3. 中断传送方式，解决了“无条件传送方式”和“查询传送方式”只能串行工作的缺点，为了使CPU和外设之间可以并行工作，提出中断传送方式，采用中断方式传送数据时，CPU从启动外设到外设就绪这段时间，仍在执行主程序，当“中断服务程序”执行完毕后，则重新返回主程序

DMA操作的基本方法：

1. 周期挪用，DMA乘存储器空闲时访问存储器，周期挪用不减慢CPU的操作

2. 周期扩展，CPU与DMA交替访问存储器，这种方法会使CPU处理速度减慢，一次只能传送一个字节3. CPU停机方式，CPU等待DMA的操作，这是最常用的DMA方式，由于CPU处于空闲状态，所以会降低CPU的利用率

DMAC及其传送方式：

1. 在DMA传送方式中，对数据传送过程进行控制的硬件称为DMA控制器，即：DMAC

2. DMAC的三种传送方式：

(1) 单字节传送方式

(2) 成组传送方式

(3) 请求传送方式

DMAC的基本功能：

1. 能接收外设的DMA请求信号，并能向外设发出DMA响应信号

2. 能向CPU发出总线请求信号，当CPU发出总线响应信号后，能接管对总线的控制权，进入DMA方式

3. 能发出地址信息，对存储器寻址并修改地址指针

4. 能发出读、写等控制信号，包括存储器访问信号和I/O访问信号

5. 能决定传送的字节数，并能判断DMA传送是否结束

6. 能发出DMA结束信号，释放总线，使CPU恢复正常工作


8086中断的特点：

1. 最多可处理256种不同的中断类型，每个中断都有一个中断类型码

2. 外部中断(硬件中断);内部中断(软件中断)

8086内部中断的特点：

1. 中断类型码或者包含在指令中，或者是预先规定的

2. 不执行INTA总线周期

3. 除单步中断外，任何内部中断都无法禁止

4. 除单步中断外，任何内部中断的优先级都比任何外部中断的高

中断向量表：

1. 中断向量表是存放中断服务程序入口地址(即：中断向量)的表格

2. 它存放在存储器的最低端，共1024个字节，每4个字节存放一个中断向量(形成一个单元)，一共可存256个中断向量

3. 每个单元(4字节)高地址的两个字节存放中断向量的段基值，低地址存放偏移量

4. 每个单元(4字节)的最低地址为向量表地址指针，其值为对应的中断类型码乘4

8086中断系统、中断分类 (辽宁自考出版的《应试指导》 P50 表格)

中断控制器的基本要求：

1. 能控制多个中断源，实现中断传送

2. 能对多个中断源同时发出的中断请求进行优先级判别

3. 能实现中断嵌套

4. 能提供对应中断源的中断类型码

可编程中断控制器8259A的主要功能：

1. 每一片8259A可管理8级优先权中断源，通过8259A的级联，最多可管理64级优先权的中断源

2. 对任何一级中断源都可单独进行屏蔽，使该级中断请求暂时被挂起，直到取消屏蔽时为止

3. 能向CPU提供可编程的标识码，对于8086CPU来说就是中断类型码

4. 具有多种中断优先权管理方式：

(1) 完全嵌套方式

(2) 自动循环方式

(3) 特殊循环方式

(4) 特殊屏蔽方式

(5) 查询排序方式

8259A的结构，由8个基本组成部分：

1. IRR，8位中断请求寄存器，用来存放从外设来的中断请求信号IR0 ~ IR7

2. IMR，8位中断屏蔽寄存器，用来存放CPU送来的屏蔽信号

3. ISR，8位中断服务寄存器，用来记忆正在处理中的中断级别

4. PR，优先级判别器，也称优先级分析器

5. 控制逻辑

6. 数据总线缓冲器

7. 读/写逻辑

8. 级联缓冲器/比较器

其中，IRR、IMR、ISR、PR和控制逻辑五个部分是实现中断优先管理的核心部件

8259A的中断结束方式：

1. EOI命令方式：

(1) 普通EOI命令

(2) 特殊EOI命令

2. 自动EOI方式

8259A的中断工作顺序 (教科书 P93 ~ P94)


第五章 并行接口

片选——CE(低电平)，确定当前对哪个芯片进行操作

读写——RD/WR(WR为低电平)，决定CPU对I/O接口执行取出(读)操作还是存入(写)操作

可编程——通过计算机指令来选择接口芯片的不同功能和不同通道

联络——CPU通过外设接口芯片同外设交换信息时，接口芯片与外设间有一定的"联络"信号：

(1) STB(低电平)，选通信号

(2) RDY，就绪信号

接口电路应包含的电路单元：

1. 输入/输出数据锁存器和缓冲器

2. 控制命令和状态寄存器

3. 地址译码器

4. 读写控制逻辑

5. 中断控制逻辑

简单I/O接口芯片和可编程I/O接口芯片的异同处：

1. 相同点：都可实现CPU与外设间的数据传送，都具有暂存信息的数据缓冲器或锁存器

2. 不同点：

(1) 简单接口芯片功能单一

(2) 可编程接口芯片具有多种工作方式，可用程序来改变其基本功能

74LS373锁存器、74LS244缓冲器、74LS245数据收发器的外特性 (教科书 P100 ~ P103)

可编程并行接口芯片8255A的结构：

1. 数据总线缓冲器

2. 三个8位端口：PA、PB、PC

3. A组和B组的控制电路：A组控制PA和PC7 ~ PC4，B组控制PB和PC3 ~ PC0

4. 读/写控制逻辑

8255A的工作方式：

1. 方式0——基本输入/输出，输出锁存

2. 方式1——单向选通输入/输出，输入输出均锁存

3. 方式2——双向选通输入/输出，输入输出均锁存，仅限于A组使用

8255A的应用要重点掌握，考试必考：

1. 教科书 P110 ~ P111 表格

2. 教科书 P111 ~ P112 8255A的初始化

3. 教科书 P113 应用举例

4. 教科书 P117 习题7

8255A联络信号的作用：

1. STB(低电平)：输入选通信号

2. IBF：输入缓冲器满信号

3. OBF(低电平)：输出缓冲器满信号

4. ACK(低电平)：输出时响应信号

5. INTR：中断请求信号

6. INTE：中断允许信号

7. INTE1：方式2，由PC6置/复位

8. INTE2：方式2，由PC4置/复位

8255A初始化的两种控制命令字：

1. 方式选择控制字(D7=1)

2. C口按位置/复位控制字(D7=0)

16位系统中并行接口的特点：

1. 8086最小方式的微机系统，8255A芯片最多可有16片，分为两组挂到系统总线上

2. 一组8255A的端口地址在奇地址边界上，另一组在偶地址边界上

3. 每片8255A最多可提供3个8位端口(PA、PB、PC)，每一组最多可有192条I/O线


第六章 定时器/计数器电路

定时器/计数器在微机系统中的作用：

1. 外部实时时钟，以实现延时控制或定时

2. 能对外部事件计数的计数器

可编程定时器/计数器的典型结构：

1. 控制寄存器

2. 控制逻辑

3. 计数初值寄存器 CR

4. 计数执行单元 CE

5. 计数输出锁存器 OL

可编程间隔定时器8253-5具有三个独立的16位减法计数器，三个计数器中每一个都有三条信号线：

(1) CLK——计数输入，用于输入定时基准脉冲或计数脉冲

(2) OUT——输出信号，以相应的电平指示计数的完成，或输出脉冲波形

(3) GATE——选通输入，用于启动或禁止计数器的操作

每个计数器都有三个寄存器：

(1) 控制寄存器

(2) 计数初值寄存器

(3) 减1计数寄存器

8253-5的初始化： (教科书 P121; P135 习题5; P231 第五。1题)

1. 写入方式控制字

2. 写入计数初始值

注意此2项对应不同的端口地址

8253-5的工作方式 (教科书 P122 ~ P127)

8253-5的工作方式 计数器启动方式 输出波形(N为计数初值)

方式0，计数结束中断方式 软件启动 OUT在计数为0时，由L > H

方式1，硬件可重触发单稳态方式 硬件启动 N * TCLK的负脉冲

方式2，速率发生器 软/硬件启动 N * TCLK的重复负脉冲

方式3，方波方式 软/硬件启动 重复的方波

方式4，软件触发选通方式 软件启动 一个TCLK的负脉冲

方式5，硬件触发选通方式 硬件启动 一个TCLK的负脉冲


第七章 串行接口

在计算机领域中，有两种数据通信方式：串行传输、并行传输，二者区别：

1. 距离：并行通信适用于近距离，串行通信适用于远距离

2. 速度：并行接口的速度快于串行接口

3. 费用：串行通信费用低于并行通信

串行通信有两种基本通信方法：

1. 异步通信(ASYNC)，CPU与外设之间有两项约定：字符格式、波特率

(1) 字符格式：1位起始位，低电平;5 ~ 8位数据位，低位在前，高位在后;1位奇偶校验位;1——2位终止位，高电平

(2) 波特率，单位时间内传送二进制数据的位数，以位/秒位单位

2. 同步通信(SYNC)

串行通信的传送方向：

1. 单工

2. 半双工

3. 全双工

调制解调器(MODEM)的调制方式：

1. 调幅

2. 调频(常用)

3. 调相

通用异步收发器UART是用硬件实现串行通信的通信接口电路，由三部分组成：

1. 接收器，将串行码转换为并行码

2. 发送器，将并行码转换为串行吗

3. 控制器

UART的三种出错标志：

1. 奇偶错误 PE

2. 帧错误 TE

3. 溢出错误 OE

RS-232C是应用于串行二进制交换的数据通信设备DCE和数据终端设备DTE之间的标准接口，其电气特性：

1. 数据“0”，空号，+3V ~ +15V

2. 数据“1”，传号，-3V ~ -15V

3. 规定使用DB-25插头座

DTE——数据终端设备

是产生二进制信号的数据源，也是接受信息的目的，是由数据发送器或数据接收器或兼具二者组成的设备

DCE——数据通信设备

是提供DTE与通信线路之间通信的建立，维持和终止连接等功能的设备，同时执行信号变换与编码

可编程通信接口8251A，四个与MODEM相连的控制信号：

1. DTR(低电平)，数据终端准备好(输出)

2. DSR(低电平)，数据装置准备好(输入)

3. RTS(低电平)，请求发送(输出)

4. CTS(低电平)，清除发送信号(输入)

8251A的初始化： (教科书 P149 ~ P150; P152 习题7)

1. 方式指令字，用来定义8251A的一般工作特性，必须紧接在复位后由CPU写入

2. 命令指令字，用来指定芯片的实际操作，只有在已经写入了方式指令字后，才能由CPU写入命令指令字

此二者都是由CPU作为控制字写入的，写入时所用的口地址是相同的，复位后写入方式指令字，复位前写入的控制字都是命令指令字

8251A在工作中必须要CPU对它进行干预，CPU要做三种干预：

1. 初始化

2. 改变它的工作状态

3. 及时读写数据

 

我已了解，立即报名
还不清楚，马上咨询

本文标签：辽宁自考 工学类 2019年自考微型计算机及其接口技术章节知识点总结

转载请注明：文章转载自（http://www.lnzk.ln.cn）

本文地址：http://www.lnzk.ln.cn/gxl695/21398.html


《辽宁自考网》免责声明：

1、由于各方面情况的调整与变化，本网提供的考试信息仅供参考，考试信息以省考试院及院校官方发布的信息为准。

2、本网信息来源为其他媒体的稿件转载，免费转载出于非商业性学习目的，版权归原作者所有，如有内容与版权问题等请与本站联系。联系邮箱：812379481@qq.com。

相关《2019年自考微型计算机及其接口技术章节知识点总结》的文章

辽宁自考便捷服务

  • 热点文章
  • 常见问题
当前位置: 首页 > 串讲笔记 > 工学类

2019年自考微型计算机及其接口技术章节知识点总结

日期：2019-07-25 10:48:15  整理：辽宁自考网  浏览（）

📢 好消息！辽宁自考热销课程，限时优惠！
全网最值优惠价，单科低至 39.9 ￥！！！
点击立即 >> 自助购买 热门

第1章 微型计算机概论

微处理器——由运算器、控制器、寄存器阵列组成

微型计算机——以微处理器为基础，配以内存以及输入输出接口电路和相应的辅助电路而构成的裸机

微型计算机系统——由微型计算机配以相应的外围设备及其它软件而构成的系统

单片机——又称为“微控制器”和“嵌入式计算机”，是单片微型计算机

单板机——属于计算机系统

总线——是CPU、内存、I/O接口之间相互交换信息的公共通路，由数据总线(双向)、地址总线和控制总线组成

微机系统中的三种总线：

1. 片总线，元件级总线

2. 内总线(I-BUS)，系统总线

3. 外总线(E-BUS)，通信总线


第二章 80X86处理器

8086CPU两个独立的功能部件：

1. 执行部件(EU)，由通用计算器、运算器和EU控制系统等组成，EU从BIU的指令队列获得指令并执行

2. 总线接口部件(BIU)，由段寄存器、指令指针、地址形成逻辑、总线控制逻辑和指令队列等组成，负责从内存中取指令和取操作数

8086CPU的两种工作方式：

1. 最小方式，MN/MX接+5V(MX为低电平)，用于构成小型单处理机系统

支持系统工作的器件：

(1) 时钟发生器，8284A

(2) 总线锁存器，74LS373

(3) 总线收发器，74LS245

控制信号由CPU提供

2. 最大方式，MN/MX接地(MX为低电平)，用于构成多处理机和协处理机系统

支持系统工作的器件：

(1) 时钟发生器，8284A

(2) 总线锁存器，74LS373

(3) 总线收发器，74LS245

(4) 总线控制芯片，8288

控制信号由8288提供

指令周期、总线周期、时钟周期的概念及其相互关系：

1. 执行一条指令所需要的时间称为指令周期

2. 一个CPU同外部设备和内存储器之间进行信息交换过程所需要的时间称为总线周期

3. 时钟脉冲的重复周期称为时钟周期

4. 一个指令周期由若干个总线周期组成，一个总线周期又由若干个时钟周期组成

5. 8086CPU的总线周期至少由4个时钟周期组成

6. 总线周期完成一次数据传输包括：传送地址，传送数据

等待周期——在等待周期期间，总线上的状态一直保持不变

空闲周期——总线上无数据传输操作

MMX——多媒体扩展

SEC——单边接口，PENTIUM2的封装技术

SSE——数据流单指令多数据扩展，PENTIUM3的指令集

乱序执行——不完全按程序规定的指令顺序执行(PENTIUM PRO)

推测执行——遇到转移指令时，不等结果出来便先推测可能往哪里转移以便提前执行(PENTIUM PRO)

8086CPU逻辑地址与物理地址的关系：

1. CPU与存储器交换信息，使用20位物理地址

2. 程序中所涉及的都是16位逻辑地址

3. 物理地址 == 段基值 * 16 + 偏移地址

4. 20条地址线 == 1M，(00000H ~ FFFFFH);16条数据线 == 64K，(0000H ~ FFFFH)

5. 段起始地址必须能被16整除

8086的结构，各引脚功能，全部要掌握 (教科书 P14 ~ P18)

复位(RESET)时CPU内寄存器状态：

1. PSW(FR)、IP、DS、SS、ES清零

2. CS置FFFFH

3. 指令队列变空

8086CPU外部总线16位，8088CPU外部总线8位

80286CPU：

1. 16位CPU

2. 两种工作方式：

(1) 实地址方式，使用20条地址线，兼容8086全部功能

(2) 保护虚地址方式，使用24条地址线，有16M的寻址能力

80386CPU：

1. 32位CPU

2. 数据线32位

3. 地址线32位，直接寻址4GB

4. 内部寄存器32位

5. 三种存储器地址空间：逻辑地址，线性地址，物理地址

6. 三种工作方式：实方式，保护方式，虚拟8086方式

80486CPU：

1. 采用RISC

2. 集成FPU和CACHE
 

第三章 存储器及其接口

半导体存储器分类：

1. 随机存取存储器，RAM

(1) 静态RAM，SRAM (HM6116，2K * 8)

(2) 动态RAM，DRAM，需要刷新电路 (2164，64K * 1)

2. 只读存储器，ROM

(1) PROM，可编程ROM，一次性写入ROM

(2) EPROM，可擦除可编程ROM (INTEL2732A，4K * 8)

(3) EEPROM，电可擦除可编程ROM

半导体存储器的性能指标：

1. 存储容量

2. 存取速度 (用两个时间参数表示：存取时间，存取周期)

3. 可靠性

4. 性能/价格比

内存条及其特点：

内存条是一个以小型板卡形式出现的存储器产品，它的特点是：安装容易，便于用户进行更换，也便于扩充内存容量

HM6116、2164、INTEL2732A的外特性 (教科书 P50 ~ P53)

INTEL2732A的6种工作方式：

1. 读

2. 输出禁止

3. 待用

4. 编程

5. 编程禁止

6. INTEL标识符

实现片选控制的三种方法：

1. 全译码

2. 部分译码 (可能会产生地址重叠)

3. 线选法

地址重叠——多个地址指向同一存储单元

存储器芯片同CPU连接时应注意的问题：

1. CPU总线的负载能力问题

2. CPU的时序同存储器芯片的存取速度的配合问题

16位微机系统中，内存储器芯片的奇偶分体：

1. 1M字节分成两个512K字节 (偶存储体，奇存储体)

2. 偶存储体同低8位数据总线(D7 ~ D0)相连接，奇存储体同高8位数据总线(D15 ~ D8)相连接

3. CPU的地址总线A19 ~ A1同两个存储体中的地址线A18 ~ A0相连接，CPU地址总线的最低位A0和BHE(低电平)用来选择存储体

4. 要访问的16位字的低8位字节存放在偶存储体中，称为对准字，访存只需要一个总线周期;要访问的16位字的低8位字节存放在奇存储体中，称为未对准字，访存需要两个总线周期

5. 8088CPU数据总线是8位，若进行字操作，则需要两个总线周期，第一个周期访问低位，第二个周期访问高位

存储器的字位扩展，考试必考 (教科书 P71 习题2、习题6)

74LS138的综合应用必须熟练掌握，考试必考： (教科书 P55 ~ P58; P71 ~ P72 习题7、习题8; P231 第五2题)

1. 存储器芯片的地址范围

2. 地址线的连接 (片内地址，片外地址)

3. 数据线的连接

4. 控制线的连接 (片选信号CE，写信号WE，输出信号OE等，以上信号都为低电平)
 

第4章 输入输出与中断

I/O接口——把外围设备同微型计算机连接起来实现数据传送的控制电路称为“外设接口电路”，即I/O接口

I/O端口——I/O接口中可以由CPU进行读或写的寄存器被称为“端口”

外设接口与CPU的信息传送：

1. 外设接口通过微机总线(片总线、内总线、外总线)与CPU连接

2. CPU同外设接****换的三种信息：

(1) 数据信息，包括数字量、模拟量和开关量

(2) 状态信息，表示外设当前所处的工作状态

(3) 控制信息用于控制外设接口的工作

3. 数据信息、状态信息、控制信息都是通过数据总线来传送的

I/O端口的编址方式及其特点：

1. 独立编址(专用的I/O端口编址)——存储器和I/O端口在两个独立的地址空间中

(1) 优点：I/O端口的地址码较短，译码电路简单，存储器同I/O端口的操作指令不同，程序比较清晰;存储器和I/O端口的控制结构相互独立，可以分别设计

(2) 缺点：需要有专用的I/O指令，程序设计的灵活性较差

2. 统一编址(存储器映像编址)——存储器和I/O端口共用统一的地址空间，当一个地址空间分配给I/O端口以后，存储器就不能再占有这一部分的地址空间

(1) 优点：不需要专用的I/O指令，任何对存储器数据进行操作的指令都可用于I/O端口的数据操作，程序设计比较灵活;由于I/O端口的地址空间是内存空间的一部分，这样，I/O端口的地址空间可大可小，从而使外设的数量几乎不受限制

(2) 缺点：I/O端口占用了内存空间的一部分，影响了系统的内存容量;访问I/O端口也要同访问内存一样，由于内存地址较长，导致执行时间增加

微机系统中，数据传送的控制方式：

1. 程序控制方式，以CPU为中心，数据传送的控制来自CPU，通过预先编制好的程序实现数据的传送

2. DMA方式，直接存储器访问，不需要CPU干预，也不需要软件介入的高速传送方式

程序控制传送方式分为三种：

1. 无条件传送方式，又称“同步传送方式”，用于外设的定时是固定的而且是已知的场合，外设必须在微处理器限定的指令时间内准备就绪，并完成数据的接收或发送

2. 查询传送方式，当CPU同外设工作不同步时，为保证数据传送的正确而提出的，CPU必须先对外设进行状态检测，若外设已“准备好”，才进行数据传送

3. 中断传送方式，解决了“无条件传送方式”和“查询传送方式”只能串行工作的缺点，为了使CPU和外设之间可以并行工作，提出中断传送方式，采用中断方式传送数据时，CPU从启动外设到外设就绪这段时间，仍在执行主程序，当“中断服务程序”执行完毕后，则重新返回主程序

DMA操作的基本方法：

1. 周期挪用，DMA乘存储器空闲时访问存储器，周期挪用不减慢CPU的操作

2. 周期扩展，CPU与DMA交替访问存储器，这种方法会使CPU处理速度减慢，一次只能传送一个字节3. CPU停机方式，CPU等待DMA的操作，这是最常用的DMA方式，由于CPU处于空闲状态，所以会降低CPU的利用率

DMAC及其传送方式：

1. 在DMA传送方式中，对数据传送过程进行控制的硬件称为DMA控制器，即：DMAC

2. DMAC的三种传送方式：

(1) 单字节传送方式

(2) 成组传送方式

(3) 请求传送方式

DMAC的基本功能：

1. 能接收外设的DMA请求信号，并能向外设发出DMA响应信号

2. 能向CPU发出总线请求信号，当CPU发出总线响应信号后，能接管对总线的控制权，进入DMA方式

3. 能发出地址信息，对存储器寻址并修改地址指针

4. 能发出读、写等控制信号，包括存储器访问信号和I/O访问信号

5. 能决定传送的字节数，并能判断DMA传送是否结束

6. 能发出DMA结束信号，释放总线，使CPU恢复正常工作


8086中断的特点：

1. 最多可处理256种不同的中断类型，每个中断都有一个中断类型码

2. 外部中断(硬件中断);内部中断(软件中断)

8086内部中断的特点：

1. 中断类型码或者包含在指令中，或者是预先规定的

2. 不执行INTA总线周期

3. 除单步中断外，任何内部中断都无法禁止

4. 除单步中断外，任何内部中断的优先级都比任何外部中断的高

中断向量表：

1. 中断向量表是存放中断服务程序入口地址(即：中断向量)的表格

2. 它存放在存储器的最低端，共1024个字节，每4个字节存放一个中断向量(形成一个单元)，一共可存256个中断向量

3. 每个单元(4字节)高地址的两个字节存放中断向量的段基值，低地址存放偏移量

4. 每个单元(4字节)的最低地址为向量表地址指针，其值为对应的中断类型码乘4

8086中断系统、中断分类 (辽宁自考出版的《应试指导》 P50 表格)

中断控制器的基本要求：

1. 能控制多个中断源，实现中断传送

2. 能对多个中断源同时发出的中断请求进行优先级判别

3. 能实现中断嵌套

4. 能提供对应中断源的中断类型码

可编程中断控制器8259A的主要功能：

1. 每一片8259A可管理8级优先权中断源，通过8259A的级联，最多可管理64级优先权的中断源

2. 对任何一级中断源都可单独进行屏蔽，使该级中断请求暂时被挂起，直到取消屏蔽时为止

3. 能向CPU提供可编程的标识码，对于8086CPU来说就是中断类型码

4. 具有多种中断优先权管理方式：

(1) 完全嵌套方式

(2) 自动循环方式

(3) 特殊循环方式

(4) 特殊屏蔽方式

(5) 查询排序方式

8259A的结构，由8个基本组成部分：

1. IRR，8位中断请求寄存器，用来存放从外设来的中断请求信号IR0 ~ IR7

2. IMR，8位中断屏蔽寄存器，用来存放CPU送来的屏蔽信号

3. ISR，8位中断服务寄存器，用来记忆正在处理中的中断级别

4. PR，优先级判别器，也称优先级分析器

5. 控制逻辑

6. 数据总线缓冲器

7. 读/写逻辑

8. 级联缓冲器/比较器

其中，IRR、IMR、ISR、PR和控制逻辑五个部分是实现中断优先管理的核心部件

8259A的中断结束方式：

1. EOI命令方式：

(1) 普通EOI命令

(2) 特殊EOI命令

2. 自动EOI方式

8259A的中断工作顺序 (教科书 P93 ~ P94)


第五章 并行接口

片选——CE(低电平)，确定当前对哪个芯片进行操作

读写——RD/WR(WR为低电平)，决定CPU对I/O接口执行取出(读)操作还是存入(写)操作

可编程——通过计算机指令来选择接口芯片的不同功能和不同通道

联络——CPU通过外设接口芯片同外设交换信息时，接口芯片与外设间有一定的"联络"信号：

(1) STB(低电平)，选通信号

(2) RDY，就绪信号

接口电路应包含的电路单元：

1. 输入/输出数据锁存器和缓冲器

2. 控制命令和状态寄存器

3. 地址译码器

4. 读写控制逻辑

5. 中断控制逻辑

简单I/O接口芯片和可编程I/O接口芯片的异同处：

1. 相同点：都可实现CPU与外设间的数据传送，都具有暂存信息的数据缓冲器或锁存器

2. 不同点：

(1) 简单接口芯片功能单一

(2) 可编程接口芯片具有多种工作方式，可用程序来改变其基本功能

74LS373锁存器、74LS244缓冲器、74LS245数据收发器的外特性 (教科书 P100 ~ P103)

可编程并行接口芯片8255A的结构：

1. 数据总线缓冲器

2. 三个8位端口：PA、PB、PC

3. A组和B组的控制电路：A组控制PA和PC7 ~ PC4，B组控制PB和PC3 ~ PC0

4. 读/写控制逻辑

8255A的工作方式：

1. 方式0——基本输入/输出，输出锁存

2. 方式1——单向选通输入/输出，输入输出均锁存

3. 方式2——双向选通输入/输出，输入输出均锁存，仅限于A组使用

8255A的应用要重点掌握，考试必考：

1. 教科书 P110 ~ P111 表格

2. 教科书 P111 ~ P112 8255A的初始化

3. 教科书 P113 应用举例

4. 教科书 P117 习题7

8255A联络信号的作用：

1. STB(低电平)：输入选通信号

2. IBF：输入缓冲器满信号

3. OBF(低电平)：输出缓冲器满信号

4. ACK(低电平)：输出时响应信号

5. INTR：中断请求信号

6. INTE：中断允许信号

7. INTE1：方式2，由PC6置/复位

8. INTE2：方式2，由PC4置/复位

8255A初始化的两种控制命令字：

1. 方式选择控制字(D7=1)

2. C口按位置/复位控制字(D7=0)

16位系统中并行接口的特点：

1. 8086最小方式的微机系统，8255A芯片最多可有16片，分为两组挂到系统总线上

2. 一组8255A的端口地址在奇地址边界上，另一组在偶地址边界上

3. 每片8255A最多可提供3个8位端口(PA、PB、PC)，每一组最多可有192条I/O线


第六章 定时器/计数器电路

定时器/计数器在微机系统中的作用：

1. 外部实时时钟，以实现延时控制或定时

2. 能对外部事件计数的计数器

可编程定时器/计数器的典型结构：

1. 控制寄存器

2. 控制逻辑

3. 计数初值寄存器 CR

4. 计数执行单元 CE

5. 计数输出锁存器 OL

可编程间隔定时器8253-5具有三个独立的16位减法计数器，三个计数器中每一个都有三条信号线：

(1) CLK——计数输入，用于输入定时基准脉冲或计数脉冲

(2) OUT——输出信号，以相应的电平指示计数的完成，或输出脉冲波形

(3) GATE——选通输入，用于启动或禁止计数器的操作

每个计数器都有三个寄存器：

(1) 控制寄存器

(2) 计数初值寄存器

(3) 减1计数寄存器

8253-5的初始化： (教科书 P121; P135 习题5; P231 第五。1题)

1. 写入方式控制字

2. 写入计数初始值

注意此2项对应不同的端口地址

8253-5的工作方式 (教科书 P122 ~ P127)

8253-5的工作方式 计数器启动方式 输出波形(N为计数初值)

方式0，计数结束中断方式 软件启动 OUT在计数为0时，由L > H

方式1，硬件可重触发单稳态方式 硬件启动 N * TCLK的负脉冲

方式2，速率发生器 软/硬件启动 N * TCLK的重复负脉冲

方式3，方波方式 软/硬件启动 重复的方波

方式4，软件触发选通方式 软件启动 一个TCLK的负脉冲

方式5，硬件触发选通方式 硬件启动 一个TCLK的负脉冲


第七章 串行接口

在计算机领域中，有两种数据通信方式：串行传输、并行传输，二者区别：

1. 距离：并行通信适用于近距离，串行通信适用于远距离

2. 速度：并行接口的速度快于串行接口

3. 费用：串行通信费用低于并行通信

串行通信有两种基本通信方法：

1. 异步通信(ASYNC)，CPU与外设之间有两项约定：字符格式、波特率

(1) 字符格式：1位起始位，低电平;5 ~ 8位数据位，低位在前，高位在后;1位奇偶校验位;1——2位终止位，高电平

(2) 波特率，单位时间内传送二进制数据的位数，以位/秒位单位

2. 同步通信(SYNC)

串行通信的传送方向：

1. 单工

2. 半双工

3. 全双工

调制解调器(MODEM)的调制方式：

1. 调幅

2. 调频(常用)

3. 调相

通用异步收发器UART是用硬件实现串行通信的通信接口电路，由三部分组成：

1. 接收器，将串行码转换为并行码

2. 发送器，将并行码转换为串行吗

3. 控制器

UART的三种出错标志：

1. 奇偶错误 PE

2. 帧错误 TE

3. 溢出错误 OE

RS-232C是应用于串行二进制交换的数据通信设备DCE和数据终端设备DTE之间的标准接口，其电气特性：

1. 数据“0”，空号，+3V ~ +15V

2. 数据“1”，传号，-3V ~ -15V

3. 规定使用DB-25插头座

DTE——数据终端设备

是产生二进制信号的数据源，也是接受信息的目的，是由数据发送器或数据接收器或兼具二者组成的设备

DCE——数据通信设备

是提供DTE与通信线路之间通信的建立，维持和终止连接等功能的设备，同时执行信号变换与编码

可编程通信接口8251A，四个与MODEM相连的控制信号：

1. DTR(低电平)，数据终端准备好(输出)

2. DSR(低电平)，数据装置准备好(输入)

3. RTS(低电平)，请求发送(输出)

4. CTS(低电平)，清除发送信号(输入)

8251A的初始化： (教科书 P149 ~ P150; P152 习题7)

1. 方式指令字，用来定义8251A的一般工作特性，必须紧接在复位后由CPU写入

2. 命令指令字，用来指定芯片的实际操作，只有在已经写入了方式指令字后，才能由CPU写入命令指令字

此二者都是由CPU作为控制字写入的，写入时所用的口地址是相同的，复位后写入方式指令字，复位前写入的控制字都是命令指令字

8251A在工作中必须要CPU对它进行干预，CPU要做三种干预：

1. 初始化

2. 改变它的工作状态

3. 及时读写数据

 

我已了解，立即报名
还不清楚，马上咨询

本文标签：辽宁自考 工学类 2019年自考微型计算机及其接口技术章节知识点总结

转载请注明：文章转载自（http://www.lnzk.ln.cn）

本文地址：http://www.lnzk.ln.cn/gxl695/21398.html


《辽宁自考网》免责声明

1、由于各方面情况的调整与变化，本网提供的考试信息仅供参考，考试信息以省考试院及院校官方发布的信息为准。

2、本网信息来源为其他媒体的稿件转载，免费转载出于非商业性学习目的，版权归原作者所有，如有内容与版权问题等请与本站联系。联系邮箱：812379481@qq.com。

相关文章
▪ 2023年辽宁自考13284版面设计重点归纳资料：图版编排的构成
2024-01-04  |   阅读(949)
▪ 2023年辽宁自考13284版面设计重点归纳资料：版面设计的视觉流程
2024-01-04  |   阅读(910)
▪ 2023年辽宁自考13284版面设计重点归纳资料：版面设计的编排构成
2024-01-04  |   阅读(704)
▪ 2023年辽宁自考13284版面设计重点归纳资料：版面设计概述
2024-01-04  |   阅读(901)
▪ 2023年辽宁自考04143安全系统工程复习资料（5）
2023-11-09  |   阅读(680)
查看更多>